eSi-RISC是面向嵌入式市场的深度可定制处理器架构，可满足嵌入式市场各类应用场景。
从0.35微米到16纳米FinFET，eSi-RISC IP核经过了大量的ASIC和FPGA设计验证。
文档下载
eSi-1600是一款16位低成本低功耗CPU核。 他提供跟32位CPU接近的性能，但是成本确接近8位CPU。 因此，eSi-1600非常适合混合信号处理中的控制类应用场景。其内存需求只有64kB。
eSi-1650也是一款低功耗的16位CPU，但是其带有指令缓存。 该缓存使用成熟制程的OTP或Flash作为指令内存，功耗低，面积小。 这种缓存方案允许处理器最大的频率运行，不必受OTP/Flash频率的限制，同时还有效的避免了引入大面积的片上影子（shadow）RAM。
eSi-3200是不带缓存的32位低功耗CPU核，面向嵌入式控制场景。 你可以对指令集进行配置，可选指令包括64位的累积乘加，带FFT和FIR舍入支持的定点复数计算等。 eSi-3200还可以选配32位SIMD，单精度浮点和功耗管理指令。
eSi-3250是一款高性能的32位精简指令（RISC）CPU核，适合被整合入需要指令和数据缓存的ASIC或FPGA设计方案。这类设计往往使用了像eFlash一样低速片上内存，片外内存或者CPU核到总线的时钟周期比率大于1。 eSi-3250还支持带地址映射的MMU。像所有其他eSi-RISC核一样，eSi-3250也支持用户自定义指令。
eSi-3264有32位和64位两个版本，支持64位定点和浮点SIMD（单指令多数据流）DSP引擎，还支持双精度浮点运算。 eSi-3264主要面向需要DSP加速但同时需要控制芯片面积的应用场景。 在所有的eSi-RISC处理器之中，eSi-3264具有最丰富的指令集支持，包括一系列针对特殊应用场景的特殊指令。
所有的eSi-RISC处理器共享RTL设计数据库和软件工具链。当你的应用场景发生变化时，你可以非常容易的进行软硬件的迁移。
eSi-RISC处理器是以综合Verilog RTL软核的方式实现的。它可以被很容的移植到各种ASIC和FPGA设计流程之中。 我们采用了可测试性设计（DFT），支持对所有的时钟沿插入扫描，还支持内存自测试（BIST）。
我们同时提供一系列基于AMBA协议的外设IP，包括：UART，SPI，I2C™, Timer, PWM, Watchdog, GPIO, PS/2, Ethernet MAC，以及静态内存接口和DMA引擎。 同时，由于我们采用了业界标准的总线协议，你也可以集成第三方的IP核。
我们提供业界标准的GNU工具链，内含C/C++优化编译器，汇编器，链接器，调试器，仿真器和其他二进制工具。 所有的这些工具也集成到可定制化的Eclipse集成开发环境（IDE）之中. 工具链支持Windows，Linux和macOS平台。工具链以免费的方式发布给你。
我们提供硬件开发板便于你评估我们的处理器核。 开发板上提供了内存和外设，可满足大多数场景的需要。
eSi-RISC在系统设计方面具有专家级的经验，可以根据你的应用场景提供给你最合适的IP配置建议。我们同时会帮助你将eSi-RISC处理器核整合进你的设计，让你绕过嵌入式处理器设计中的种种痛点，达到最优的设计。