eSi-1600
下载文档
下载…
eSi-RISC手册
eSi-1600手册
eSi-RISC架构手册{需要签订NDA}
16位精简指令集IP: eSi-1600技术概览
技术特性
- 16位精简指令集架构
- 16或者32个通用寄存器
- 92条基本指令，10种寻址模式
- 最多支持74条用户自定义指令
- 5级流水线
- 可选内存保护单元（MPU）
- AMBA AHB总线，APB外设总线
- 灵活可选的用户态和特权态支持
- 最大支持16个中断向量，支持不可屏蔽中断（NMI）和系统调用
- 支持硬件嵌套和优先级抢断中断
- 快速中断响应，只需要6~9个时钟周期
- 支持JTAG或串口调试，可选硬件性能计数（PMU）及跟踪支持
- 最大2.81 CoreMark/MHzUp
- 支持多核
- 支持混合使用16位和32位指令，在略微牺牲性能的情况下极大的提高代码密度
- ASIC性能数据（典型的情况是在28纳米制程下）：
- 主频可达1GHz
- 最小只耗用8500个逻辑门
- 能耗比低至3uW/MHz
- 高质量的IP：
- 采用Verilog RTL设计
- 设计时充分考虑DFT
- 经过工业界量产检验
- C/C++软件开发环境基于免授权费的工具链。开发环境采用业界主流的Eclipse集成开发环境
- 迁移到带有缓存的16位版本或者32位版本非常容易
核心架构
eSi-160016位CPU是eSi-RISC处理器家族中最小的核。 它主要面向目前采用8位CPU的低功耗的应用场景，或者那些32位处理器在面积或功耗太大的场景。
一枚基于180纳米制程的eSi-1600处理器
由于采用了精简指令（RISC）流水线，虽然eSi-1600是16位处理器，它的逻辑门数量却跟8位处理器一样少。 在数据通路和寄存器都是16位的情况下，运行应用程序需要的时钟周期更少。 因此，可以通过CPU降频或者让CPU更快的进入省电模式来节省大量的能耗。
同时，如果应用场景要求相对高的性能，那么5级流水线也支持在成熟的制程下达到更高的频率。
eSi-1600的指令集支持丰富的算数运算，比如32位整数乘除，累乘。 它同时支持一些可选的针对特殊应用场景的指令和寻址模式。 也可以支持位操作指令，比如位抽取和插入，clz，popcnt，ffs以及位反转。 还支持整型平方根，绝对值，min/max，crc和parity指令。 Wait-for-interrupt指令可以快速的进入低功耗状态，实现对时钟频率和功耗的节流。
对于那些需要极高性能或者极低功耗的应用场景，可以实现相关的用户自定义指令。
同时支持16位和32位指令编码长度，常用的指令基本都有16位编码，最大程度增加代码密度，减小取指功耗。
同时支持用户态和核心态，特权指令和内存保护可以通过可选的MPU实现，操作系统可以跟应用程序有效隔离，从而得到充分的保护。
硬件调试支持硬件断点，观察点，跟踪，性能计数器，空指针探测，单步。这些特性可以有效的支撑对运行在ROM，FLASH和RAM上的程序进行快速调试。
工具链
Eclipse内嵌调试器
工具链基于业界标准的GNU工具链，包含C/C++优化编译器，汇编器，链接器，调试器，仿真器和其他二进制工具。 所有的这些工具同时支持集成到Eclipse IDE中，或者作为命令行工具直接调用。
调试器可以通过低成本的USB-JTAG转换器连接到硬件调试对象，也可以通过Verilog PLI库运行RTL仿真。
支持完整的C/C++库。 带eSi-RISC支持的Micrium uC/OS-II RTOS，ThreadX，FreeRTOS。这些RTOS还支持lwIP TCP/IP协议栈。 工具链支持Windows，Linux和macOS三种平台。工具链不收取额外的授权费。
IP发布
eSi-1600以Verilog RTL IP核的形式发布。 我们的设计非常的中性，不偏向特别的技术框架。 设计时充分考虑了测试，考虑了DFT，支持在所有的时钟沿插入扫描，还支持内存BIST。 对于常用的EDA工具，我们提供一系列的脚本范例。
跟随处理器核，我们同时提供一系列基于AMBA总线的周边，包括：UART，SPI，I2C™，I2S，Timer，PWM，Watchdog，GPIO，PS/2，RTC，Ethernet MAC，USB，FIFO，Scatter-Gather DMA，AES，SHA，ECC和quad-SPI闪存接口。 得益于使用业界标准的总线协议，eSi-1600同时兼容广泛的第三方IP。
根据客户的需求，我们可以生成多层的AHB矩阵和APB总线来连接eSi-1600处理器，内存和外设。
